NONCONTACT TYPE IC CARD

Patent number:

JP11073481 1999-03-16

Publication date: Inventor:

TANIGAWA HIROYUKI; TAKEUCHI MIKI

Applicant:

HITACHI LTD

Classification:
- international:

G06K17/00; G06K19/07; G11C11/22; G11C14/00; G11C16/06;

H02J17/00; G06K17/00; G06K19/07; G11C11/22; G11C14/00; G11C16/06; H02J17/00; (IPC1-7): G06K17/00; G06K19/07;

G11C11/22; G11C14/00; G11C16/06; H02J17/00


- european:

Application number: JP19970232093 19970828 Priority number(s): JP19970232093 19970828

Report a data error here

Abstract of JP11073481

PROBLEM TO BE SOLVED: To obtain a memory for a noncontact type IC card which has a long communication distance and low power consumption, and performs excellent low-voltage operation by providing a voltage generating circuit which generates a 1st positive source potential from the positive potential component of an AC signal and a negative source potential from the negative potential component of the AC signal. SOLUTION: The AC signal sent with an electromagnetic wave such as a microwave is received by an LC tuning circuit 110 and demodulated by a modulating and demodulating circuit 130. Further, the received signal is inputted to a voltage generating circuit 120 as AC electric power. The voltage generating circuit 120 rectifies the AC electric power to generates a positive potential V1 and a negative potential V2 at the same time and supplies them as driving electric power to the modulating and demodulating circuit 130, a nonvolatile memory 140, and a microprocessor 150. In this constitution, the voltage generating circuit 120 generates the two positive and negative potentials from the inputted AC signal, so the communication distance (distance between a card-side coil and the coil of a device which reads and writes the card) can be increased.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-73481

(43)公開日 平成11年(1999)3月16日


(51) Int. Cl. 6	識別記号		FΙ					
G06K 17/00			G06K 1	7/00		F		
19/07			G11C 11/22					
G11C 11/22			H02J 1	7/00		В		
14/00			G06K 19/00			Н		
16/06			G11C 1	1/34	352	A		
		審査請求	未請求	請求項の数	tii OL	(全17頁)	最終頁に続く	
(21)出顯番号			(71)出版	(71)出願人 000005108				
				株式	会社日立製	作所		
(22) 出願日	平成9年(1997)8月28日		東京都千代田区神田駿河台四丁目 6 番地					
			(72)発明	明者 谷川	博之			
				東京	都小平市上	水本町五丁	目20番1号 株	
				式会	社日立製作	所半導体事業	業部内	
			(72)発明	明者 竹内	幹			
				東京	都小平市上	水本町五丁	目20番1号 株	
				式会	社日立製作	所半導体事業	業部内	
			(74)代3	理人 弁理	士 大日方	富雄		

(54) 【発明の名称】非接触型 I Cカード

(57)【要約】

【課題】 電磁結合を利用して電力の供給を受ける非接触型ICカードは、励起される電力が微弱であるため、回路駆動用電力が小さく通信距離が短くなる欠点がある。本発明の課題は、非接触型ICカードにおいて、受信した電力を効率よく内蔵不揮発メモリに供給する電圧発生回路と、従来以上に低消費電力、低電圧動作に優れた非接触型ICカード用強誘電体メモリ及びその動作方法を提供することにある。

【解決手段】 無線受信した交流電力から正方向の電位 成分と負方向の電位成分を分離し正の第一の電位と負の 第2の電位とを発生して、ICカードに内蔵された不揮 発性メモリに供給する電圧発生回路を設けるようにし た。



【特許請求の範囲】

【請求項1】 電磁結合手段と、該電磁結合手段を介し て外部から入力された交流信号を直流電圧に変換する電 圧発生回路と、前記交流信号に含まれる受信情報を復調 するとともに送信情報を含む信号を交流信号に変調して 前記電磁結合手段を駆動する変復調回路と、電気的に書 込み消去可能な不揮発性メモリと、該不揮発性メモリに 対するデータの読出し及び書込み並びに前記変復調回路 により復調された受信情報に基づくデータの演算処理を 行なう演算回路とを有する非接触型ICカードにおい て、

前記電圧発生回路は、前記電磁結合手段を介して前記交 流信号が入力される入力端子と、前記交流信号の正電位 成分から正の第1の電源電位を発生する第1の電源回路 と、前記交流信号の負電位成分から負の第2の電源電位は を発生する第2の電源回路と、第1の電源電位を出力す る第1の出力端子と、第2の電源電位を出力する第2の 出力端子とを少なくとも有することを特徴とする非接触 型ICカード。

【請求項2】 前記電圧発生回路は、前記入力端子に接 20 続されたMOSトランジスタと電力蓄積用容量とからな るチャージポンプ回路を備えてなることを特徴とする請 求項1に記載の非接触型ICカード。

前記電力蓄積用容量は、高誘電率を有す 【請求項3】 る強誘電体物質を誘電体とする容量によって形成されて いることを特徴とする請求項2に記載の非接触型 I Cカ - K.

【請求項4】 前記電圧発生回路は、前記第1の出力端 子と前記第2の出力端子の電位を監視し、該電位と接地 電位との電位差が動作の保証される最低電位差以上であ 30 るときに動作可能を示す信号を前記演算回路に供給する レベルモニタ回路を有することを特徴とする請求項1、 2または3に記載の非接触型 I Cカード。

【請求項5】 前記電圧発生回路は、前記第1の出力端 子と接地点との電位差と、前記第2の出力端子と接地点 との電位差を、回路の動作が保証される最大電位差以下 に制限する手段を備えた高電圧保護回路を有することを 特徴とする請求項1、2、3または4に記載の非接触型 ICカード。

【請求項6】 前記不揮発性メモリは、

複数のワード線と複数のビット線と、

それぞれ1つのトランジスタとそのトランジスタのソー スまたはドレインの一方に接続された強誘電体キャパシ タとを有し、前記トランジスタのゲートは前記複数のワ ード線の一つに接続され、そのトランジスタのソースま たはドレインの他方は前記複数のビット線の一つに接続 されている複数のメモリセルと、

前記複数のメモリセルの各々の強誘電体キャパシタの他 端に接続されて接地電位を与える共通プレートと、

または接地電位にプリチャージするプリチャージ回路

前記複数のワード線の一つを読出しのために駆動するワ ード線駆動回路と、

前記複数のビット線に接続され、各ビット線に接続され たメモリセルから読み出された信号を検出するためのセ ンス回路と.

を有する強誘電体メモリからなり、

アクセス開始直後、前記メモリセルに対して、前記ビッ 10 ト線を第1の電源電位にプリチャージして読出し書込み 動作を行なう第1の動作モードと、

前記第1の動作モード終了以後アクセス終了まで、前記 メモリセルに対して、前記ピット線を接地電位にプリチ ャージして読出し書込み動作を行なう第2の動作モード

に従って動作するように構成されてなることを特徴とす る請求項1、2、3、4または5に記載の非接触型IC カード。

【請求項7】 前記不揮発性メモリは、

複数のワード線と複数のビット線と、

それぞれ1つのトランジスタとそのトランジスタのソー スまたはドレインの一方に接続された強誘電体キャパシ タとを有し、前記トランジスタのゲートは前記複数のワ ード線の一つに接続され、そのトランジスタのソースま たはドレインの他方は前記複数のビット線の一つに接続 されている複数のメモリセルと、

前記複数のメモリセルの各々の強誘電体キャパシタの他 端に接続されて接地電位を与える共通プレートと、

第一導電型基板上に第二導電型領域が設けられ、該第二 導電型領域上に第1の第一導電型領域と第2の第一導電 型領域が設けられ、第1の第一導電型領域上に一群の前 記メモリセルが設けられた第1のメモリアレーと、第2 の第一導電領域上に一群の前記メモリセルが設けられた 第2のメモリアレーと、

前記第1のメモリアレーに格納されたデータを第2のメ モリアレーに転送する手段と、

前記転送動作後に少なくとも前記第1の第一導電型領域 を接地電位とする手段と、

第1の電源電位と接地電位とのほぼ中間の第3の電位を 40 発生する電位発生回路と、

前記複数のビット線を入力信号に応じて第1の電源電位 あるいは第3の電位にプリチャージするプリチャージ回 路と、

前記複数のワード線の一つを読出しのために駆動するワ ード線駆動回路と、

前記複数のピット線に接続され、各ピット線に接続され たメモリセルから読み出された信号を検出するためのセ ンス回路と、

を有する強誘電体メモリからなり、

前記複数のビット線を入力信号に応じて第1の電源電位 50 アクセス開始直後、前記第1のメモリアレーに属するメ

モリセルに対して、前記ビット線を第1の電源電位にプリチャージして読出し動作を行なうとともに、読み出された情報を第2のメモリアレーに属するメモリセルに書き込む第1の動作モードと、

前記第1の動作モード終了以後アクセス終了まで、前記第2のメモリアレーに属するメモリセルに対して、前記ピット線を第3の電位にプリチャージして読出し書込み動作を行い、前記第1の第一導電型領域は接地電位に固定する第2の動作モードと、

アクセス終了直後、前記第2のメモリアレーに属するメモリセルに対して、前記ピット線を第3の電位にプリチャージし、第1の電源電位あるいは第2の電源電位に増幅して情報を読み出すとともに、読み出された情報を前記第1のメモリアレーに属するメモリセルに書き込む第3の動作モードと、

に従って動作するように構成されてなることを特徴とする請求項1、2、3、4または5に記載の非接触型ICカード。

【請求項8】 前記第2のメモリアレーに属するメモリセルのワード線を、第1の電源電位と第2の電源電位と 20の間で駆動させて動作を行なうように構成されてなることを特徴とする請求項7に記載の非接触型ICカード。

【請求項9】 前記不揮発性メモリは、 複数のワード線と複数のビット線と、

それぞれ1つのトランジスタとそのトランジスタのソースまたはドレインの一方に接続された強誘電体キャパシタとを有し、前記トランジスタのゲートは前記複数のワード線の一つに接続され、そのトランジスタのソースまたはドレインの他方は前記複数のピット線の一つに接続されている複数のメモリセルと、

それぞれ前記複数のワード線の一つに対応してそれぞれ その対応するワード線と平行に配置され、該対応するワード線の一つに接続された一群のメモリセルの各々の強 誘電体キャパシタの他端に接続されている複数のプレー ト線と、

前記複数のビット線を第2の電源電位にプリチャージするプリチャージ回路と、

前記複数のワード線の一つを読出しのために駆動するワード線駆動回路と、

前記複数のビット線に接続され、各ビット線に接続され 40 たメモリセルから読み出された信号を検出するためのセンス回路と、

を有する強誘電体メモリからなり、

前記ピット線を第2の電源電位にプリチャージして読出し、書込み動作を行なうよう構成されてなることを特徴とする請求項1、2、3、4または5に記載の非接触型ICカード。

【請求項10】 前記不揮発性メモリは電気的に書込み 型ICカードに内蔵する不揮発メモリとして、EEPR 消去可能なEEPROMであり、前記第1の電源電位を OMに比べて低消費電力、低電圧動作でかつ書込み速度 昇圧する内部昇圧回路を備え、該内部昇圧回路により昇 50 の速い強誘電体メモリ(以下、FERAMと称する)が

圧した電圧を書込みまたは消去動作のための高圧系の制御に用い、前記第2の電源電位を読出し動作のための低圧系の制御に用いることを特徴とする請求項1、2、3、4または5に記載の非接触型ICカード。

【請求項11】 前記不揮発性メモリは電気的に書込み可能でかつ電気的に一括消去可能なフラッシュメモリであり、前記第1の電源電位を昇圧する内部昇圧回路及び内部降圧回路を備え、前記内部昇圧回路により昇圧した電圧を書込みまたは消去動作に用い、前記内部降圧回路で降圧した電圧を読出し動作に用いることを特徴とする請求項1、2、3、4または5に記載の非接触型ICカード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体メモリを内蔵した非接触型ICカードにおける内部ICへの駆動電力の生成技術に関し、特に強誘電体キャパシタを情報電荷記憶素子とする半導体メモリを内蔵したICカードに利用して有効な技術に関する。

[0002]

【従来の技術】半導体メモリや演算プロセッサを内蔵したICカードは、磁気カードに比べて記憶容量が大きくセキュリティ(情報の秘匿性)が高い利点があり、実用化が進められている。また、外部装置との情報のやりとりや駆動電力の受容を外部端子を通して行なう接触型ICカードは、国際標準化機構(ISO)により規格化が進められ、ISO7816-1、ISO7816-2、ISO7816-3等が制定されている。ICカードに内蔵される書き換え可能な不揮発メモリとしてはEEPROMが一般的であり、ISO7 816-2では通常の電源供給端子Vcc以外に、書込み、消去用の高電圧を供給するプログラム電源端子Vppを設けてサポートしている。

【0003】一方、非接触型ICカードとして、コイルの相互誘導現象を利用してデータの送受信及び電力の供給を受けるようにしたものが近年注目されつつある。かかる非接触型ICカードに用いられるトランシーバ用半導体集積回路においては、電磁結合を利用してコイルを介して入力される交流信号から電源電圧及び受信データ信号を生成する。非接触型ICカードにおける電圧発生回路としては、一般にダイオードブリッジからなる整流回路が使用されていた。非接触型ICカードは接触型と比較して、接触部の機械的なメンテナンスが不要であり、また使用のたびにカード入れから取り出すといった手間が省ける利点がある。

【0004】なお、非接触型ICカードの従来技術としては、「計測と制御」第30巻第11号984頁~988頁(1991年)に記載がある。また、近年、非接触型ICカードに内蔵する不揮発メモリとして、EEPROMに比べて低消費電力、低電圧動作でかつ書込み速度の速いが誘煙性メエリ (以下、FFRAMと称する) が

4

注目されている。かかる技術を記載した文献の例としては、1995年;サイエンスフォーラム社発行「強誘電体薄膜メモリ」(第361頁~第369頁)がある。強誘電体メモリは、ダイナミックRAMのメモリセルと同一構成のメモリセルにおけるキャパシタを、強誘電体キャパシタとしたもので、強誘電体キャパシタは電圧を印加すると強誘電体が分極し、電圧を除去した後でも電荷を保持するという性質を有するため、不揮発的にデータを記憶することができるというものである。

[0005]

【発明が解決しようとする課題】電磁結合を利用して電力の供給を受ける非接触型ICカードは、励起される電力が微弱であるため、回路駆動用電力が小さく通信距離が短くなる欠点がある。

【0006】本発明の目的は、非接触型ICカードにおいて、受信した電力を効率よく内蔵不揮発メモリに供給する電圧発生回路を提供することにある。

【0007】本発明の他の目的は、低消費電力、低電圧動作に優れた非接触型 I Cカード用メモリ及びその動作方法を提供することにある。

【0008】この発明の前記ならびにそのほかの目的と 新規な特徴については、本明細書の記述及び添附図面か ら明らかになるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、下記のと おりである。

【0010】すなわち、本発明の電圧発生回路は、1個のダイオード接続のnチャネル型MOSトランジスタと1個のキャパシタとからなるチャージポンプを基本構造30に持つ正電圧供給回路と、1個のダイオード接続のpチャネル型MOSトランジスタと1個のキャパシタとからなるチャージポンプを基本構造に持つ負電圧供給回路とを備えるようにしたものである。

【0011】さらに、望ましくは前記電圧発生回路のキャパシタを、強誘電体物質を一対の導電層間に介在させた絶縁膜容量(以下、強誘電体キャパシタと称する)により形成する。

【0012】また、本発明は、非接触型ICカードに搭載するメモリとして、1つの選択用トランジスタと1つ 40の強誘電体キャパシタからなるメモリセルを基本構造に持つFERAMを利用し、カード使用時には前記電圧発生回路から正の第1の電位と負の第2の電位の供給を受けて動作するように構成する。前記FERAM内のキャパシタの一方の端子が接続されるプレート線は、全てのメモリセルに対して共通化され常に接地電位に固定されるようにすると良い。

【0013】さらに、前記FERAMは、動作開始直後 例えば第1のメモリアレーと第2のメモリアレーとでビ に読出し動作を行なう場合は、ビット線を第1あるいは ット線を共有することによって容易に実現することがで 第2の電位にプリチャージして、読出しを行なうメモリ 50 きる。さらに、ビット線を第1の電位と接地電位とのほ

セルに対応したワード線を活性化する。この結果、ビッ ト線上にメモリセルの不揮発情報(キャパシタの分極方 向) に対応した電位が現れるので、この読出し電位と参 照電位との微小信号差をセンスアンプにより第1あるい は第2の電位に増幅し検知する。前記読出し動作を行な ったメモリセルの以降の動作としては、読出しの場合 は、ビット線を接地電位にプリチャージして前記ワード 線を活性化し、接地電位との微小信号差として現れる揮 発情報(キャパシタのトランジスタに接続された側の電 10 位)に応じた電位を第1あるいは第2の電位に増幅し検 知する。書込みの場合は、ビット線を接地電位にプリチ ャージして前記ワード線を活性化し、接地電位との微小 信号差として現れる情報に応じて第1あるいは第2の電 位に増幅した後、前記メモリセルに対応したビット線を 選択して、書込み情報に対応する第1あるいは第2の電 位を与えるようにするとよい。

【0014】動作開始直後に書込み動作を行なう場合は、ビット線を第1あるいは第2の電位にプリチャージして書込みを行なうメモリセルに対応したワード線を活20性化する。この結果、参照電位との微小信号差として現れる不揮発情報に応じて第1あるいは第2の電位に増幅する。その後、前記メモリセルに対応したビット線を選択して、書込み情報に対応する第1あるいは第2の電位を与える。前記動作を行なったメモリセルの以降の動作は、動作開始直後に読出し動作を行なう場合と同様とすればよい。

【0015】本発明の他の実施形態の非接触型ICカー ド用FERAMとしては、上述のFERAMを、データ を不揮発的に記憶する第1のメモリアレーとデータを揮 発的に記憶する第2のメモリアレーとにより構成し、第 一導電型基板上に第二導電型領域を設けるとともに、該 第二導電型領域上に第1の第一導電型領域と第2の第一 導電型領域を設け、前記第1の第一導電型領域上に第1 のメモリアレーを形成し、前記第2の第一導電型領域上 に第2のメモリアレーを形成するようにする。そして、 カード利用時にデータを不揮発性の第1メモリアレーか ら読み出して揮発性の第2メモリアレーに移して演算等 の処理を行ない、カード利用終了時には第2メモリアレ ーのデータを第1メモリアレーに不揮発的に記憶させる ようにする。揮発性の第2メモリアレーは不揮発性の第 1メモリアレーに比べて低電圧で駆動することができる ため、前記のように構成することによって、カード利用 時の消費電力を大幅に低減することができる。

【0016】前記の場合、第1のメモリアレーに格納されたデータを第2のメモリアレーに転送する手段と、該転送動作後に少なくとも第1の第一導電型領域を接地電位とする手段とを設けるようにする。前記転送手段は、例えば第1のメモリアレーと第2のメモリアレーとでビット線を共有することによって容易に実現することができる。またに、ビット線を第1の類位と接地類位とのほ

ぼ中間の第3の電位にプリチャージする回路を設ける。 【0017】そして、動作開始直後に読出し動作を行な う場合は、第1及び第2の第一導電型領域に第2の電位 を供給し、ビット線を第1あるいは第2の電位にプリチ ャージして、読み出すメモリセルに対応した第1のメモ リアレーのワード線を活性化する。この結果、ピット線 上に参照電位との微小信号差として現れる不揮発情報に 応じて、第1あるいは第2の電位に増幅し検知した後、 前記メモリセルに対応する第2のメモリアレー内のメモ リセルに対応したワード線を活性化させ、該メモリセル 10 の蓄積ノード(キャパシタのトランジスタに接続された 側)に電位情報を書き込んでおくようにする。

【0018】前記動作以降は、第1の第一導電型領域に 接地電位、第2の第一導電型領域に第2の電位を供給 し、第2のメモリアレーのメモリセルに対して読出し動 作及び書込み動作を行なう。該読出し動作は、ビット線 を第3の電位にプリチャージして該メモリセルに対応し たワード線を活性化し、選択メモリセルの不揮発情報に 応じて第3の電位との微小信号差として現れる電位を第 1あるいは接地電位に増幅し検知する。書込みの場合 は、ビット線を第3の電位にプリチャージして前記ワー ド線を活性化し、第3の電位との微小信号差として現れ る情報に応じた電位を第1あるいは接地電位に増幅した 後、前記メモリセルに対応したビット線を選択して書込 み情報に対応する第1の電位あるいは接地電位を与える ようにする。

【0019】動作終了直前には、第1及び第2の第一導 電型領域に第2の電位を供給し、ビット線を第3の電位 にプリチャージして、前記メモリセルに対応した第2の 領域のワード線を活性化する。この結果、選択メモリセ ルの不揮発情報に応じてピット線上に第3の電位との微 小信号差として現れる電位を、第1あるいは第2の電位 に増幅した後、前記メモリセルに対応するメモリセルに 対応した第1の領域のワード線を活性化させ、該メモリ セルの蓄積ノードに電位情報を書き込むようにする。

【0020】動作開始直後に書込み動作を行なう場合 は、第1及び第2の第一導電領域に第2の電位を供給 し、ビット線を第1あるいは第2の電位にプリチャージ して、読み出すメモリセルに対応した第1のメモリアレ ーのワード線を活性化する。この結果、選択メモリセル 40 の不揮発情報に応じてビット線上に参照電位との微小信 号差として現れる電位を第1あるいは第2の電位に増幅 した後、前記メモリセルに対応したビット線を選択し て、書込み情報に対応する第1あるいは第2の電位を与 える。その後、前記メモリセルに対応する第2のメモリ アレー内のメモリセルに対応したワード線を活性化さ せ、該メモリセルの蓄積ノードに電位情報を書き込んで おくようにする。前記動作以降の動作は、動作開始直後 に読出し動作を行なう場合と同様にすれば良い。

Cカード用FERAMとしては、1つのトランジスタと 1つの強誘電体キャパシタからなるメモリセルを記憶単 位とし、前記キャパシタの一方の電極にプレート線、他 方に該トランジスタのソースが接続され、該トランジス タのゲートにワード線、ドレインにビット線が接続され た構成を備え、動作時には前記電圧発生回路から正の第 1の電位と負の第2の電位の供給を受けるように構成す るとともに、前記プレート線は各ワード線に対応された メモリセル群ごとに分割して設けるようにする。

【0022】そして、読出し動作を行なう場合は、ビッ ト線を第2の電位にプリチャージして読み出すメモリセ ルに対応したワード線を活性化し、第1の電位で待機さ せていた該メモリセルに対応したプレート線に第2の電 位のパルスを発生させる。この結果、選択メモリセルの 不揮発情報に応じてビット線上に参照電位との微小信号 差として現れる電位を第1あるいは第2の電位に増幅、 検知した後、再び前記プレート線に第2の電位のパルス を発生させて、前記メモリセルに前記不揮発情報の再書 込みを行なった後、ワード線を不活性化させる。

【0023】一方、書込み動作を行なう場合は、ビット 線を第2の電位にプリチャージして読み出すメモリセル に対応したワード線を活性化し、第1の電位で待機させ ていた該メモリセルに対応したプレート線に第2の電位 を与える。この結果、選択メモリセルの不揮発情報に応 じてビット線上に参照電位との微小信号差として現れる 電位を第1あるいは第2の電位に増幅した後、前記メモ リセルに対応したビット線を選択して、書込み情報に対 応する第1あるいは第2の電位を与える。その後、前記 プレート線を第1の電位に戻し、前記ワード線を不活性 化させる。

【0024】なお、本発明の非接触型ICカードは、内 蔵されるメモリとして前記FERAMの代わりに、電気 的に書込み消去可能なEEPROMもしくは電気的に一 括消去可能なフラッシュメモリを使用するようにしても よい。

[0025]

【発明の実施の形態】

<実施の形態1>図1~図7に本発明の第1の実施の形 態を示す。このうち図1は、本発明に係る非接触型IC カードの概略構成を示すプロック図である。この実施例 のICカードは、プラスチックあるいはセラミック製の 基板からなるカード100上に、電磁結合手段としての コイルしと容量CとからなるLC同調回路110と、こ のLC同調回路110を介して外部から供給される交流 信号に基づいてカード上の各ICの駆動に必要な電源電 圧を発生する電圧発生回路120と、前記LC同調回路 110を介して外部から供給される交流信号に含まれる 受信情報を抽出(復調)するとともに送信情報を含む交 流信号を形成(変調)して前記LC同調回路110を駆 【0021】本発明のさらに他の実施形態の非接触型 I 50 動する変復調回路 130と、FERAMのような電気的

に書込み消去可能な不揮発性メモリ140と、前記変復調回路130により復調された受信情報に基づいて前記不揮発性メモリ140内のデータを読み出して演算したり演算結果等を不揮発性メモリ140へ書き込んだり送信情報を前記変復調回路130へ出力するなどの処理を行なう演算回路としてのマイクロプロセッサ150の他に通信制御用の論理回路を、マイクロプロセッサ150の他に通信制御用の論理回路を、マイクロプロセッサ150の

【0026】本発明に係る非接触型ICカードの特徴 は、電圧発生回路120として、入力された交流信号か ら正と負との2電位を発生する電圧発生回路を有する点 にある。動作手順は、以下の通りである。即ち、マイク 口波等の電磁波で送られてきた交流信号をLC同調回路 110で受信し、変復調回路130により復調する。ま た、受信した信号を交流電力として電圧発生回路120 に入力する。電圧発生回路120では交流電力を整流し て正の電位Vcc (第1電位V1) と負の電位-Vcc (第2電位V2) とを同時に発生させ、変復調回路13 0や不揮発性メモリ140及びマイクロプロセッサ15 0に駆動電力として供給する。変復調回路130で復調 された信号はマイクロプロセッサ150により処理され るとともに、マイクロプロセッサ150によって不揮発 性メモリ140のリード・ライトが行なわれ、得られた 結果が変復調回路130に返されてLC同調回路110 が駆動され、送信信号が電磁波にのって外部へ出力され る。

【0027】なお、特に制限されるものでないが、前記電圧発生回路120は十分な電圧が発生されているかモ 30二夕するモニタ回路を備え、モニタ結果が変復調回路130に供給されるように構成されており、電圧発生回路120が発生する電圧が十分になると、変復調回路130を通してマイクロプロセッサ150側に送信可能信号が送られ、マイクロプロセッサ150は送信可能信号を受信している期間に制御信号を出力し、カード側の制御を行なうように構成されている。

【0028】本実施例によれば、電圧発生回路120が入力された交流信号から正と負との2つの電位を発生するため、従来と同じ通信条件の下で不揮発性メモリ140に供給される電源電圧が実質上2倍になる。このため、通信に必要な電力の出力を下げるか、あるいは同じ通信条件下においては従来よりも通信距離(カード側のコイルとカードのリード・ライトを行なう装置側のコイルとの距離)を大きくすることが可能となる。

【0029】図2は電圧発生回路120の一実施例を示す。本実施例の電圧発生回路は、電力蓄積回路PSCとレベルモニタ回路LMC及び高電圧保護回路HDCから構成されている。

【0030】電力蓄積回路PSCは、ゲートとソースが 50 は、pチャネル型MOSトランジスタQpl~QpNpのし

結合されたいわゆるダイオード接続のnチャネル型MO Sトランジスタ Qponと 1 個の大容量の強誘電体キャパ シタCPOPとにより構成されたチャージポンプからなる 正電圧発生部と、ダイオード接続された1個のpチャネ ル型トランジスタ Qpopと 1 個の大容量の強誘電体キャ パシタCPONとにより構成されたチャージポンプからな る負電圧発生部から構成されている。強誘電体キャパシ タCPOP、CPONの電極は、それぞれ一方は接地電位Vs sに、他方はトランジスタのドレイン側に接続されてい 10 る。nチャネル型、pチャネル型両トランジスタQpo n, Qpopのゲートとソースは、共通の交流電力入力線V GIに接続されている。nチャネル型MOSトランジス タQponのドレインは出力線VGOP、ベースは出力線 VGOMに接続され、pチャネル型MOSトランジスタ QpopのドレインはVGOM、ベースはVGOPに接続 されている。電力蓄積回路PSCを構成するキャパシタ としては、この実施例のような強誘電体キャパシタに限 定されず、一般的なキャパシタを用いてもよい。

【0031】レベルモニタ回路LMCは、Np個のpチャネル型MOSトランジスタQpl~QpNpと1個のnチャネル型MOSトランジスタQnとが直列に接続された正電位モニタ回路と、Nn個のnチャネル型MOSトランジスタQnl~QnNnと1個のpチャネル型MOSトランジスタQpとが直列に接続された負電位モニタ回路とから構成されている。

【0032】正電位モニタ回路を構成するトランジスタQnのドレインは出力線VGOMに接続され、ゲートは隣接するトランジスタQpNpのゲートとともに接地点に接続され、ソースはトランジスタQpNpのドレインと共に2個のインバータを介してモニタ出力線MOPに接続されている。また、正電位モニタ回路のトランジスタQp1のソースは、この回路が電位をモニタする出力線VGOPに接続され、ゲートとドレインは隣接するトランジスタQp2のゲートとドレインは隣接するQp3のソースに接続され、以下同様の構造がQpNpのソースまで繰り返される。

【0033】負電位モニタ回路を構成するトランジスタQpのドレインは出力線VGOPに接続され、ゲートは隣接するトランジスタQnNnのゲートとともに接地点に接続され、ソースはトランジスタQnNnのドレインとともにモニタ出力線MOMに接続されている。また、トランジスタQn1のソースは、この回路が電位をモニタする出力線VGOMに接続され、ゲートとドレインは隣接するトランジスタQn2のゲートとドレインは隣接するトランジスタQn3のソースに接続され、以下同様の構造がQnNnのソースまで繰り返される。

【0034】なお、本実施例のレベルモニタ回路LMC は nチャネル型MOSトランジスタOnl~QnNnのし

12 を接地電位への放電によって防ぐ。

きい値をVtp、n チャネル型MOSトランジスタQn1~QnNnのしきい値をVtn、動作が保証される最小電圧範囲を-Vc cmin以上Vc cmin以下とした場合、Vtp×Np=Vtn×Nn=Vc cminを満たすように、各トランジスタのしきい値及び直列接続のトランジスタの数Np、Nnが設定される。

【0035】高電圧保護回路HDCは、Npp個のpチャ ネル型MOSトランジスタQpp1~QppNppが直列に接続 された正電位保護回路と、Nnn個のnチャネル型トラン ジスタQnnl~QnnNnnが直列に接続された負電位保護回 路とから構成されている。正電位保護回路を構成するト ランジスタQpp1のソースには出力線VGOPが接続さ れ、ゲートとドレインは隣接するトランジスタQpp2の ソースに接続されている。トランジスタ Qpp2のゲート とドレインは、隣接するトランジスタQpp3のソースに 接続され、以下同様の構造がトランジスタQppNppのソ ースまで繰り返される。また、トランジスタQppNppの ゲートとドレインは接地点に接続されている。負電位保 護回路を構成するトランジスタQnn1のソースには出力 線VGOMが接続され、ゲートとドレインは隣接するト ランジスタQnn2のソースに接続されている。トランジ スタQnn2のゲートとドレインは、隣接するトランジス タQnn3のソースに接続され、以下同様の構造がトラン ジスタQppNppのソースまで繰り返される。トランジス タQnnNnnのゲートとドレインは接地点に接続されてい

【0036】なお、本実施例の高電圧保護回路HDCは、pチャネル型MOSトランジスタQppl〜QppNppのしきい値をVtpp、nチャネル型MOSトランジスタQnn1〜QnnNnnのしきい値をVtnn、動作が保証される最 30大電圧範囲を-Vccmax以上Vccmax以下とした場合、Vtpp×Npp=Vtnn×Nnn=Vccmaxを満たすように、各トランジスタのしきい値及び数が設定される

【0037】前記実施例の電圧発生回路120は、入力 線VGIに入力された交流電力のうち正方向の成分をト ランジスタQponのポンピング動作によって強誘電体キ ャパシタCPOPに蓄積し、正電位Vccを出力線VGO Pに出力する。また、同時に負方向の成分をトランジス タQpopのポンピング動作によって強誘電体キャパシタ CPONに蓄積し、負電位-Vccを出力線VGOMに出 力する。このとき、正電位モニタ回路は、交流電力受信 後CPOPがVccmin以上に充電されているときには接地 電位を、Vccmin以下のときは負電位を出力線MOP に出力する。また、負電位モニタ回路は、交流電力受信 後キャパシタCPONが-Vccmin以下に充電されている ときにはロウレベル(接地電位)を、-Vccmin以上 のときはハイレベル(正電位)を出力線MOMに出力す る。そして、高電圧保護回路HDCは、出力線VGOP がVccmax以上、VGOMが-Vccmax以下になるの 50 【0038】図3は前記不揮発性メモリ(FERAM)

140の構成例を示す。

【0039】図3は前記電圧発生回路120と強誘電体 メモリからなる不揮発性メモリ (FERAM) 140と を内蔵した非接触型メモリカード100の構成を示す。 【0040】電圧発生回路120で発生された正電位V c c は、不揮発性メモリ140のワード線駆動回路W D、プリチャージ回路PCC、センスアンプSA、pチ ャネル型MOSトランジスタのベースとしてのnウェル (n-well) に供給され、負電位-Vccはワード線駆動 回路WD、プリチャージ回路PCC、センスアンプS A、p型基板(nチャネル型MOSトランジスタのベー ス) に供給される。また、この実施例のFERAMは、 ワード線駆動回路WD内に昇圧回路BVCを備えてお り、供給された電圧VccをこれよりもMOSトランジ スタのしきい値電圧以上高いVchレベルに昇圧してワ ード線の選択レベルをVchにすることで、メモリセル 内の選択用MOSトランジスタを充分にオンさせてキャ 20 パシタに蓄積されている電荷をピット線上に移し易くし ている。

【0041】一方、マイクロプロセッサ150から供給されるアドレス信号Ai、データ信号Di、チップ選択信号CS、書込み制御信号WE、クロック信号CLKのうちアドレス信号AiはアドレスバッファADBに入力される。このアドレス信号Aiには、行デコーダRDに供給されワード線駆動回路WDを制御する行アドレス信号ARiの他に、列デコーダCDに供給され列選択線YSを選択する列アドレス信号ACiがある。

【0042】また、入力されたデータ信号DiはライトパッファWBFからメインアンプMAに送られ、メモリセルに書き込まれる。チップ選択信号CS、書込み制御信号WE、クロック信号CLKは制御タイミング回路CTGに入力される。制御タイミング回路CTGはこれらの信号をもとにメモリアレイを制御するVPC、PC、SAP、SAN等の制御信号を形成する。

【0043】メモリセルMCは1つの強誘電体キャパシタCFEと1つの選択トランジスタQMから構成され、キャパシタの一方の電極が接続されたプレート線は全てのメモリセルで共通化され、接地電位に固定されている。また、ビット線BLに接続されたメモリセルと、このビット線BLに対して対となる相補ビット線BBに接続されたメモリセルとは共通のワード線WL1~WLnに接続され、これら対のメモリセルの強誘電体キャパシタに相補的な分極方向を与えるような電圧を印加して1ビットの'0', '1'情報を不揮発的に記憶させる。強誘電体キャパシタとしては、プラチナ等からなる一対の導電層(電極)間に、例えば鉛(Pb)とジルコニウム(Zr)とチタン(Ti)の酸化物のような強誘電体物質を介在させたものが考えられる。

【0044】次に、図4~図7を用いて、図3の強誘電 体メモリFERAMからなる不揮発性メモリ140の動 作方法を説明する。

【0045】本実施例のメモリは、マイクロプロセッサ 150が最初にメモリセルにアクセスする際に用いる動 作(FERAMモード)と2回目以降に該メモリセルを アクセスする際に用いる動作(DRAMモード)の2つ のモードを有する。

【0046】図4は、FERAMモードの読出し動作時 のタイミングを示す。 FERAMモードでは、制御信 号VPCを接地電位Vssにしてビット線のプリチャー ジレベルをVccに設定する。書込み制御信号WEが口 ウレベルの状態でチップ選択信号CSをハイレベルと し、これによってアドレス信号Aiが取り込まれる。プ リチャージ信号PCを発生してビット線をVccにプリ チャージしておき、行アドレス信号ARiに対応するワ ード線WLiを選択レベルVchにすると、ビット線B Lにメモリセルの強誘電体キャパシタの分極方向に対応 した信号電位、ビット線BBに該分極方向とは逆の分極 方向に対応した信号電位が発生する。

【0047】その後センスアンプSAをオンにして、

'1'信号の場合にはビット線BL、BBの電位をVc cと-Vccとに増幅し、'0'信号の場合にはビット 線BL、BBの電位を-VccとVccとに増幅する。 増幅後列アドレスACiに対応するピット線をカラムス イッチYSによって選択し、読出しデータDoをリード バッファRBFへ出力する。図4では、同一ワード線に 属するデータを1個出力する場合を示している。その後 ワード線WLiを非活性化してセンスアンプSAをオフ にし、ビット線BL, BBをVccにプリチャージして 30 次の行アドレスのFERAMモードの動作を行なう。リ ードバッファRBFに出力された読出しデータは、マイ クロプロセッサ150によって処理され、必要に応じて 変復調回路130、LC同調回路110を通って無線信 号に変換され、外部の装置に送信される。

【0048】図5は、FERAMモードの書込み動作時 のタイミングを示す。チップ選択信号CSと書込み制御 信号WEをハイレベルとし、アドレスAiと書込みデー タDiをバッファに取り込む。書込みデータDiは、メ インアンプMAに送られて増幅される。プリチャージ信 40 号PCを発生してビット線をVccにプリチャージして おき、行アドレスARiに対応するワード線WLiを選・ 択すると、ビット線対BL、BBにメモリセルの強誘電 体キャパシタの分極方向に対応する信号電位が発生す る。その後センスアンプSAをオンにして、'1'信号 の場合にはビット線BL、BBの電位をVccと-Vc cとに増幅し、'0'信号の場合にはピット線BL、B Bの電位を-VccとVccとに増幅して、列アドレス ACiに対応するビット線をカラムスイッチYSによっ て選択し、データDiをメモリセルに書き込む。

【0049】なお、図5では記憶情報が'0'から '1'に書き換えられる場合と、1'から'0'に書き 換えられる場合を示している。また、同一ワード線に属 するメモリセルにデータを1個書き込む場合を示してい る。書込み終了後、ワード線WLiを非活性化してセン スアンプSAをオフにし、ビット線をVccにプリチャ ージして次の行アドレスのFERAMモードの動作を行 なう。

【0050】図6は、FERAMモードから移行した直 後のDRAMモードの読出し動作時のタイミングを示 す。DRAMモードに移行する際、制御信号VPCをV cc に切り替えてビット線のプリチャージレベルを接地 電位Vssに設定する。まず、書込み制御信号WEが口 ウレベルの状態でチップ選択信号CSをハイレベルと し、これによってアドレスAiが取り込まれる。プリチ ャージ信号PCを発生してビット線をVssにプリチャ ージしておき、行アドレスARiに対応するワード線W Liを選択すると、ピット線対BL、BBにメモリセル の'0'、'1'情報に応じた信号電位が発生する。そ の後センスアンプSAをオンにして、'1'の場合には ビット線BL、BBの電位をVccと-Vccとに増幅 し、'0'の場合にはビット線BL、BBの電位を-V ccとVccとに増幅して、列アドレスACiに対応す るピット線をカラムスイッチYSによって選択し、読出 しデータDoをリードバッファRBFに出力する。

【0051】なお、図6では、同一ワード線に属するデ ータを1個出力する場合を示している。出力後ワード線 WLiを非活性化してセンスアンプSAをオフにし、ビ ット線をVssにプリチャージして、次の行アドレスの DRAMモードの動作を行なう。リードバッファRBF に出力された読出しデータは、マイクロプロセッサ15 0によって処理され、必要に応じて変復調回路130、 LC同調回路110を通って交流信号に変換され、外部 の装置へ無線送信される。

【0052】図7は、DRAMモードの書込み動作時の タイミングを示す。まず、チップ選択信号CSと書込み 制御信号WEをハイレベルとし、アドレスAiと書込み データDiをバッファに取り込む。書込みデータDi は、メインアンプMAに送られて増幅される。プリチャ ージ信号PCを発生してビット線を接地電位Vssにプ リチャージしておき、行アドレスARiに対応するワー ド線WLiを選択すると、ビット線対BL、BBにメモ リセルの'0'、'1'情報に応じた信号電位が発生す る。その後センスアンプSAをオンにして、'1'の場 合にはビット線BL、BBの電位をVccと-Vccと に増幅し、'0'の場合にはビット線BL、BBの電位 を-VccとVccとに増幅して、列アドレスACiに 対応するピット線をカラムスイッチYSによって選択 し、データDiをメモリセルに書き込む。

【0053】なお、図7では記憶情報が'0'から

50

'1'に書き換えられる場合と、1'から'0'に書き 換えられる場合を示している。また、同一ワード線に属 するメモリセルにデータを1個書き込む場合を示してい る。書込み終了後、ワード線WLiを非活性化してセン スアンプSAをオフにし、ビット線をVssにプリチャ ージして次の行アドレスのDRAMモードの動作を行な う。DRAMモードの動作期間においては、メモリセル の蓄積ノードの電位がリークにより検知不可能にまで減 衰する以前に読出し動作(リフレッシュ動作)を行なっ て蓄積ノードの電位を再書込みする。

【0054】本実施例によれば、交流電力の正電位成分 だけでなく負電位成分も利用できるために送信するRF 電力の出力が小さくて済む。あるいは、送信電力が同じ 条件ならば動作時に実質的に2倍の電圧を強誘電体キャ パシタにかけることができ、信号量のマージンをかせぐ。 ことができる。

【0055】また、電圧発生回路120の電力蓄積用キ ャパシタとして強誘電体キャパシタを用いることによ り、小面積で大容量の電力を蓄積する事ができ、メモリ 回路の動作による供給電位の変動の影響を緩和すること 20 ができる。

【0056】〈実施の形態2〉図8~図13にメモリ回 路の第2の実施の形態を示す。本実施例のメモリ回路 は、不揮発性記憶領域であるデータ領域DAの他に、揮 発性記憶領域である演算領域WAを有する。この実施例 のメモリ回路はマイクロプロセッサにより暗号の解読等 高度な演算が行なわれるICカードに好適な実施例であ る。図8の強誘電体メモリ回路FEDRAMが図3のメ モリ回路と異なるのは、(1)図9に示すように3重ウ エル構造を用いてメモリアレー部を演算領域WAとデー 30 夕領域DAとに分割しており、データ領域DAのpウェ ル (p-well3)の電位を強制的に接地電位に設定する手段 を有していることと、(2)プリチャージ回路PCCに おいてVssプリチャージとVcc/2プリチャージを 選択できることと、(3)センスアンプ回路SAにおい て増幅する電位として、-VccとVssとを選択でき ること、である。演算領域WAとデータ領域DAに属す るメモリセルは実施の形態1で述べた構造と同一の構造 を持つ。

EDRAMの動作方法を示す。

【0058】本実施例のメモリ回路は、マイクロプロセ ッサ150が最初のアクセスでデータ領域DAからデー タを読み出すのと同時にそのデータを演算領域WAに転 送するモード(LORDモード)と、2回目以降のアク セスに対しては演算領域WAにロードされたデータに対 してリード・ライトを実行するモード(DRAMモー ド)と、最後のアクセスが終了した後、演算領域WA上 の必要なデータをデータ領域DAにリストアするモード (RESTOREモード) に従って動作する。

【0059】図10にLORDモードの動作タイミング を示す。LORDモードでは、VPCをVssに設定し てVccプリチャージを選択する。また、VSAをVs sに設定して、センスアンプSAの増幅電位を-Vc c、Vccとし、データ領域DAのpウェル(p-well3) の給電電位を-Vccとする。まず、書込み制御信号W Eがロウレベルの状態でチップ選択信号CSをハイレベ ルとし、これによってアドレスAiが取り込まれる。 【0060】次に、プリチャージ信号PCを発生してビ

ット線をVccにプリチャージしておき、行アドレスA Riに対応するデータ領域DA内のワード線WLiを選 択レベルにすると、ピット線対BL、BBにメモリセル の'0'、'1'情報に応じた信号電位が発生する。そ の後センスアンプSAをオンにして、'1'の場合には ビット線BL、BBの電位をVccと-Vccとに増幅 し、'0'の場合にはピット線BL、BBの電位を-V ccとVccとに増幅する。増幅後、列アドレスACi に対応するビット線をカラムスイッチYSによって選択 し、読出しデータDoをリードバッファRBFに出力す ることができる。

【0061】なお、図10では、同一ワード線に属する データを1個出力する場合を示している。また、ビット 線電位の増幅後、データ領域DAのワード線WLiに対 応する演算領域WAのワード線WDiを活性化し、デー 夕領域DAのメモリセルMCの情報を演算領域WA側の メモリセルMCDに書き込んでおく。以上の動作後ワー ド線WLi、WDiを非活性化してセンスアンプSAを オフにし、ビット線をVccにプリチャージして次の行 アドレスのLOADモードの動作を行なう。

【0062】図11にLOADモードから移行直後のD RAMモードの読出し動作タイミングを示す。DRAM モードに移行する際、VPCをVccに切り替えてビッ ト線のプリチャージレベルをVcc/2に設定する。ま た、VSAを-Vccに切り替えてセンスアンプの増幅 電位をVss、Vccとすると同時に、データ領域DA のpウェル(p-well3)の給電電位をVssとする。読出 し動作にあたって、書込み制御信号WEがロウレベルの 状態でチップ選択信号CSをハイレベルとし、これによ ってアドレスAiが取り込まれる。プリチャージ信号P 【0057】図10~図13に図8の強誘電体メモリF 40 Cを発生してビット線をVcc/2にプリチャージして おき、行アドレスARiに対応するワード線WDiを選 択すると、ビット線対BL、BBにメモリセルの

'0'、'1'情報に応じた信号電位が発生する。

【0063】その後センスアンプSAを動作状態にさせ て'1'の場合にはビット線BL、BBの電位をVcc とVssとに増幅し、'0'の場合にはビット線BL、 BBの電位をVssとVccとに増幅して、列アドレス ACiに対応するピット線をYSによって選択し、読出 しデータDoをリードバッファRBFに出力する。な 50 お、図11では、同一ワード線に属するデータを1個出

力する場合を示している。出力後ワード線WDiを非活性化してセンスアンプSAをオフにし、ビット線をVcc/2にプリチャージして、次の行アドレスのDRAMモードの動作を行なう。リードバッファRBFに出力された読出しデータDoは、マイクロプロセッサ150によって処理され、必要に応じて変復調回路130、LC同調回路110を通って交流信号に変換され、外部の装置へ無線送信される。

【0064】図12に、DRAMモードの書込み動作タイミングを示す。まず、チップ選択信号CSと書込み制 10 御信号WEをハイレベルとし、アドレスAiと書込みデータDiをバッファに取り込む。書込みデータDiは、メインアンプMAに送られて増幅される。プリチャージ信号PCを発生してビット線を接地電位Vcc/2にプリチャージしておき、行アドレスARiに対応するワード線WDiを選択すると、ビット線対BL、BBにメモリセルの'0'、'1'情報に応じた信号電位が発生する。その後センスアンプSAをオンにして、'1'の場合にはビット線BL、BBの電位をVccとVssとに増幅し、'0'の場合にはビット線BL、BBの電位を 20 VssとVccとに増幅して、列アドレスACiに対応するビット線をカラムスイッチYSによって選択し、データDiをメモリセルに書き込む。

【0065】なお、図12ではメモリセルの記憶情報が '0' から '1' に書き換えられる場合と、 '1' から '0' に書き換えられる場合を示している。また、同一ワード線に属する1対のメモリセルにデータを1個書き込む場合を示している。書込み終了後、ワード線WDiを非活性化してセンスアンプSAをオフにし、ビット線をVcc/2にプリチャージして次の行アドレスのDRAMモードの動作を行なう。

【0066】DRAMモードの動作期間においては、メモリセルの蓄積ノードの電位がリークにより検知不可能にまで減衰する前に読出し動作(リフレッシュ動作)を行なって蓄積ノードの電位を再書込みする。

【0067】なお、図11および図12に示す最下欄の /WDiの波形は後述の他の動作方法で用いるワード線 の波形である。

【0068】図13にRESTOREモードの動作タイミングを示す。RESTOREモードに移行する際、V 40 PCをVccとしてビット線のプリチャージレベルをV cc/2に設定する。また、VSAをVssに切り替えてセンスアンプSAの増幅電位を-Vcc、Vccとすると同時に、データ領域DAのpウェル(p-well3)の給電電位を-Vccとする。まず、書込み制御信号WEがロウレベルの状態でチップ選択信号CSをハイレベルとし、これによってアドレスAiが取り込まれる。プリチャージ信号PCを発生してビット線をVcc/2にプリチャージしておき、行アドレスARiに対応するワード線WDiを選択すると、ビット線対BL、BBにメモリ 50

セルの'0'、'1'情報に応じた信号電位が発生する。さらに、この実施例では、プリチャージ信号PCによってビット線をVcc/2にプリチャージする際に一時的にワード線をVcc/2に引き下げるようにしており、これによってメモリセルの選択トランジスタを充分にオフ状態にさせて、リークによってキャパシタの電荷がビット線に漏れるのを防止している。

【0069】演算領域WAのワード線WDiの立上げ 後、センスアンプSAをオンにして、'1'の場合には ビット線BL、BBの電位をVccと-Vccとに増幅 '0'の場合にはビット線BL、BBの電位を-V ccとVccとに増幅する。増幅後列アドレスACiに 対応するビット線をカラムスイッチYSによって選択 し、読出しデータDoをリードバッファRBFに出力す ることができる。ビット線電位の増幅後、演算領域WA のワード線WDiに対応するデータ領域DAのワード線 WLiを活性化し、演算領域WAのメモリセルMCDの 情報をデータ領域DA側のメモリセルMCに書き込む。 なお図13では同一ワード線に属するデータを、1個出 力すると同時にリストアする場合を示している。以上の 動作後ワード線WDi、WLiを非活性化してセンスア ンプSAをオフにし、ビット線をVcc/2にプリチャ ージして次の行アドレスのRESTOREモードの動作 を行なう。

【0070】本実施例によれば、前記実施の形態1の利点に加えて、動作の大部分をデータ領域DAとは別の演算領域WAで行なうためソフトエラー等で演算中のデータが破壊されても容易に演算前のデータを回復して演算しなおすことができ、高信頼性が得られる利点がある。また、DRAMモード動作のピット線振幅がLORDモード動作の半分であることから、実施の形態1に比べて低消費電力を実現できる。さらに、基板電位発生回路を設けなくとも、DRAMモード動作中、演算領域WAのpウェル (p-well2) に '0'信号に対応する電位よりも低い電位を与えることができ、MOSトランジスタのしきい値の改善効果が得られる。

【0071】次に、図8の強誘電体メモリFEDRAMの別の動作方法を説明する。本実施例の動作方法では、図11および図12に示すDRAMモード動作時のワード線WDiの波形を最下欄の/WDiの波形に置き換える。即ち、ワード線の電位振幅を一VccからVccまでとする。本動作方法によれば、演算領域WAに属するメモリセルのしきい電圧をほぼ0に設定できるので、ワード線の選択レベルを高くしなくても充分にメモリセルの選択用MOSFETをオンさせることができるため、正電圧Vccの昇圧が不要となる効果がある。

【0072】〈実施の形態3〉図14~図16に本発明の第3の実施の形態を示す。図14に前記電圧発生回路と本発明の別の強誘電体メモリ回路とを内蔵した非接触型メモリカードCLMCの構成を示す。図14の強誘電

体メモリ回路FEDRAMで図3と異なるのは、メモリ セルのプレート線PLがワード線WLと同様に分離形成 されていて終端にプレート線駆動回路PDが設けられて いることと、プリチャージ回路PCCは-Vccにのみ プリチャージする回路であることである。

【0073】図15に図14の強誘電体メモリ回路FE RAMの読出し動作方法を示す。まず、書込み制御信号 WEがロウレベルの状態でチップ選択信号CSをハイレ ベルとし、これによってアドレスAiが取り込まれる。 次に、プリチャージ信号PCを発生してビット線を-V 10 c c にプリチャージしておき、行アドレスARiに対応 するワード線WLiを活性化して前記行アドレスARi に対応するプレート線PLiに電圧Vccのパルスを与 えると、ビット線対BL、BBにメモリセルの'O'、

'1'情報に応じた信号電位が発生する。ここで、プレ ート線PLiにパルスを与える動作は、キャパシタCF Eを下から叩いて電荷を強制的に押し出させる動作とし てとらえることができる。

【0074】その後センスアンプSAをオンにして、

cと-Vccとに増幅し、'O'信号の場合にはビット 線BL、BBの電位を-VccとVccとに増幅する。 その後、列アドレスACiに対応するビット線をカラム スイッチYSによって選択し、データDoをリードバッ ファRBFに出力する。以上の動作後、ワード線WLi を非活性化してセンスアンプSAをオフにし、ビット線 を-Vccにプリチャージして次の行アドレスの動作を 行なう。リードバッファRBFに出力された読出しデー 夕Doは、マイクロプロセッサ150によって処理さ れ、必要に応じて変復調回路130、LC同調回路11 0を通って交流信号に変換され、外部の装置へ無線送信 される。なお、図15では、同一ワード線に属するデー 夕を1個出力する場合を示している。

【0075】図16に図14の強誘電体メモリ回路FE RAMの書込み動作方法を示す。まず、チップ選択信号 CSと書込み制御信号WEをハイレベルとし、アドレス Aiと書込みデータDiをバッファに取り込む。書込み データDiは、メインアンプMAに送られて増幅され る。プリチャージ信号PCを発生してビット線を-Vc cにプリチャージしておき、行アドレスARiに対応す 40 るワード線WLiを活性化して前記行アドレスARiに 対応するプレート線PLiをVccにすると、ピット線 BL、BBにメモリセルの'0'、'1'情報に応じた 信号電位が発生する。その後、センスアンプSAをオン にして、'1'信号の場合にはピット線BL、BBの電 位をVccと-Vccとに増幅し、'0'信号の場合に はビット線BL、BBの電位を-VccとVccとに増 幅して、列アドレスACiに対応するピット線をカラム スイッチYSによって選択し、データDiをメモリセル に書き込む。

【0076】なお、図16ではメモリセルの記憶情報が '0'から'1'に書き換えられる場合と、1'から '0'に書き換えられる場合を示している。また、同一 ワード線に属するメモリセルにデータを1個書き込む場 合を示している。書込み終了後、プレート線PLiを一 Vccに戻し、ワード線WLiを非活性化してセンスア ンプSAをオフにし、ビット線を-Vccにプリチャー ジして次の行アドレスのFERAMモードの動作を行な

【0077】本実施例によれば、前記実施の形態1の利 点の加えて、プレート線を駆動することによって強誘電 体キャパシタにかけることのできる電圧が2倍とれるた めに実施の形態1に比べ低電圧動作が可能となる利点が

【0078】〈実施の形態4〉図17に本発明の他の実 施の形態を示す。図17は前記電圧発生回路120と不 揮発メモリ140としてEEPROMあるいはフラッシ ュメモリとを内蔵した非接触型ICカードの構成を示 す。電圧発生回路120が発生する正電位Vccと負電 ・1、信号の場合にはビット線BL、BBの電位をVc 20 位-Vccを、EEPROMに供給する場合は、正電位 VccをEEPROM内部の昇圧回路でVppに昇圧し て高圧系の制御に用い、負電位-Vccを低圧系の制御 に用いる。フラッシュメモリに供給する場合は、負電位 - V c c を基板電位として用い、正電位 V c c をフラッ シュメモリ内部でVppに昇圧して書き込み、消去用の 高電圧として用いる。なお、書込み時のメモリセルのド レイン電圧としては正電位と負電位の中間の接地電位 (Vss) を用い、読出し動作に用いる電圧は負電位-Vccから発生させるようにするのがよい。

> 【0079】本実施例においても、交流電力の正電位成 分だけでなく負電位成分も利用できるために送信する交 流電力の出力が小さくて済むという効果が得られる。

> 【0080】以上本発明者によってなされた発明を実施 例に基づき具体的に説明したが、本発明は前記実施例に 限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。

【0081】また、以上の説明では主として本発明者に よってなされた発明をその背景となった利用分野である 半導体メモリとマイクロプロセッサとを内蔵したICカ ードに適用にした場合について説明したがこの発明はそ れに限定されるものでなく、半導体メモリを主体としこ れに簡単な論理回路を付加してなるメモリカードにも利 用することができる。

[0082]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 のとおりである。

【0083】すなわち、本発明によれば、長い通信距離 あるいは低交流電力で動作し、かつ内蔵されたメモリ回 路の動作等に起因する電源電位の変動の影響が小さく、

さらには小面積で高信頼の非接触型ICカード用メモリ を提供することができる。

【図面の簡単な説明】

【図1】本発明に係る非接触型ICカードの概略構成を 示すプロック図。

【図2】本発明の電圧発生回路の一実施例を示す回路 図。

【図3】本発明に係る非接触型ICカードにおける不揮 発性メモリの一例としての強誘電体メモリ(FERA M) の一実施例を示す回路図。

【図4】図3の回路構成におけるFERAMモードの読 出し動作のタイミングを示す波形図。

【図5】図3の回路構成におけるFERAMモードの書 込み動作のタイミングを示す波形図。

【図6】図3の回路構成におけるDRAMモードの読出 し動作のタイミングを示す波形図。

【図7】図3の回路構成におけるDRAMモードの書込 み動作のタイミングを示す波形図。

【図8】本発明に係る非接触型ICカードにおける不揮 発性メモリとしての強誘電体メモリの他の実施例を示す 20 HDC 高電圧保護回路 回路図。

【図9】図8の強誘電体メモリのウエル構造を示す縦断

【図10】図8の回路構成におけるLOADモードの動 作のタイミングを示す波形図。

【図11】図8の回路構成におけるDRAMモードの読 出し動作のタイミングを示す波形図。

【図12】図8の回路構成におけるDRAMモードの書 込み動作のタイミングを示す波形図。

【図13】図8の回路構成におけるRESTOREモー 30 WLi. WDi ワード線 ドの動作のタイミングを示す波形図。

【図14】本発明に係る非接触型ICカードにおける不 揮発性メモリとしての強誘電体メモリの他の実施例を示 す回路図。

【図15】図14の回路構成における読出し動作のタイ ミングを示す波形図。

【図16】図14の回路構成における書込み動作のタイ

ミングを示す波形図。

【図17】不揮発性メモリとしてEEPROMあるいは フラッシュメモリ搭載の非接触型ICカードの構成例を 示すプロック図。

【符号の説明】

(12)

100 カード

110 LC同調回路

120 電圧発生回路

130 変復調回路

10 140 不揮発性メモリ

150 マイクロプロセッサ

V1,Vcc 正の電源電位

V2,-Vcc 負の電源電位

Vss 接地電位

VGI 電圧発生回路の入力線

VGOP 電圧発生回路の正電位出力線

VGON 電圧発生回路の負電位出力線

PSC 電力蓄積回路

LMC レベルモニタ回路

CPOP、CPON 電力蓄積用強誘電体キャパシタ

MOP, MOM 電源電位モニタ出力線

RD 行デコーダ

WD ワード線駆動回路

CD 列デコーダ

MA メインアンプ

SA センスアンプ

PCC プリチャージ回路

MC, MCD メモリセル

BL, BB ピット線

YS ビット線選択スイッチ

Vch ワード線昇圧電位


DA データ領域


WA 演算領域


PLi プレート線

140 **1** 電圧発生回路 交流 √2√0 不揮発性 メモリ 信号 变復調回路 LC 熍 L₁₃₀ 同調回路 号 <u> 110</u> 1501 マイクロ プロセッサ 非接触ICカード Z 100


【図1】














[図6]




【図7】




【図9】




[図8]




【図13】




【図10】




【図11】




【図12】




【図14】




【図15】



【図16】



【図17】



フロントページの続き

(51) Int. Cl. 6

識別記号

FΙ

H 0 2 J 17/00

G 1 1 C 17/00 6 3 4 B